本發(fā)明提供一種邏輯
芯片漏電失效分析方法,屬于半導(dǎo)體制造技術(shù)領(lǐng)域,邏輯芯片漏電失效分析方法包括:提供一設(shè)置有至少兩個(gè)柵極結(jié)構(gòu)的晶體管結(jié)構(gòu)的測(cè)量樣品,所述測(cè)量樣品中的晶體管結(jié)構(gòu)存在亮電壓對(duì)比缺陷;通過給一部分的所述柵極結(jié)構(gòu)施加工作電壓,并給剩余部分的所述柵極結(jié)構(gòu)提供0電壓,以對(duì)所述測(cè)量樣品進(jìn)行納米探針電性測(cè)試,從而定位出所述晶體管結(jié)構(gòu)具體的漏電失效位置,實(shí)現(xiàn)了邏輯芯片漏電失效分析時(shí)的精確定位,其有利于找到引起漏電失效問題的真因,從而有利于在制程優(yōu)化時(shí)得到有效的優(yōu)化方法。
聲明:
“邏輯芯片漏電失效分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)