本發(fā)明公開了一種預(yù)報(bào)集成電路靜電放電失效的測(cè)試電路及預(yù)測(cè)方法。其利用失效測(cè)試電容(8,9)在ESD應(yīng)力作用下的退化衡量集成電路中MOS器件在ESD應(yīng)力下的衰退;利用二極管(3,4)組成的靜電放電應(yīng)力耦合電路將ESD保護(hù)電路未瀉放掉的ESD應(yīng)力耦合到失效測(cè)試電容(8,9)上;同時(shí),應(yīng)力及延遲控制器電路檢測(cè)到ESD應(yīng)力后產(chǎn)生控制信號(hào)并傳輸給應(yīng)力控制電路(12),開啟由二極管(5,6),開關(guān)電路(11)以及升壓電容(10)構(gòu)成升壓電路并產(chǎn)生高應(yīng)力電壓,使失效測(cè)試電容(8,9)加速衰退,如果失效測(cè)試電容(8,9)失效,比較器(14)將輸出一個(gè)失效信號(hào),預(yù)示著集成電路即將實(shí)效,實(shí)現(xiàn)實(shí)時(shí)預(yù)報(bào)。本發(fā)明可用于對(duì)集成電路靜電放電失效的預(yù)報(bào)。