本發(fā)明涉及一種基于近似電路脆弱性分析的電路測試方法，該測試方法包括以下步驟：步驟1：針對(duì)近似電路推導(dǎo)某個(gè)節(jié)點(diǎn)信號(hào)翻轉(zhuǎn)時(shí)的可靠度公式，進(jìn)而得到此節(jié)點(diǎn)感染時(shí)近似電路失效率的計(jì)算方法；步驟2：以近似電路中不同節(jié)點(diǎn)作為感染源計(jì)算失效率并利用關(guān)鍵門節(jié)點(diǎn)算法得到關(guān)鍵門節(jié)點(diǎn)；步驟3：根據(jù)關(guān)鍵門節(jié)點(diǎn)和近似電路的所有輸出組合的失效率進(jìn)行近似電路設(shè)計(jì)和局部選擇性加固并最終進(jìn)行電路測試。本發(fā)明可以應(yīng)用于超大規(guī)模集成電路可靠性分析和評(píng)估過程，主要針對(duì)近年來集成電路領(lǐng)域的研究熱點(diǎn)近似電路，分析其失效率和關(guān)鍵門節(jié)點(diǎn)，從而有助于改善近似電路設(shè)計(jì)，降低測試成本。與現(xiàn)有技術(shù)相比，本發(fā)明具有降低電路測試時(shí)間，降低測試成本等優(yōu)點(diǎn)。