本發(fā)明提供一種TDDB失效預(yù)警電路,包括:應(yīng)力電壓產(chǎn)生模塊100,其輸入端接入時(shí)鐘信號(hào),用于產(chǎn)生應(yīng)力電壓;應(yīng)力電壓選擇模塊200,與應(yīng)力電壓產(chǎn)生模塊100的輸出端連接,用于選擇不同的應(yīng)力加載到測(cè)試電容209,加速所述測(cè)試電容的TDDB失效;輸出模塊300,與應(yīng)力電壓選擇模塊的輸出端連接,用于將輸入電壓轉(zhuǎn)化為標(biāo)準(zhǔn)的數(shù)字信號(hào)輸出;并且當(dāng)所述測(cè)試電容發(fā)生失效擊穿時(shí),所述輸出模塊輸出低電平,發(fā)出報(bào)警信號(hào)。本發(fā)明具有靈活性、高可靠性,以及易于實(shí)現(xiàn)和推廣應(yīng)用等優(yōu)點(diǎn),能夠在集成電路發(fā)生TDDB失效前準(zhǔn)確地給出報(bào)警信號(hào)。
聲明:
“TDDB失效預(yù)警電路” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)