本發(fā)明公開了一種半導體
芯片結(jié)構(gòu)參數(shù)分析方法,包括:確定半導體芯片所使用的安裝材料,采用與所述安裝材料相對應的獲取方式,從器件中獲取至少兩個版圖信息一致的半導體芯片;對獲取到的至少兩個半導體芯片中的第一半導體芯片進行橫向去層,并識別各層結(jié)構(gòu)信息,得到第一半導體芯片的橫向結(jié)構(gòu)信息;對獲取到的至少兩個半導體芯片中的第二半導體芯片進行縱向剖面制作,并識別得到第二半導體芯片的縱向結(jié)構(gòu)信息;根據(jù)橫向結(jié)構(gòu)信息和縱向結(jié)構(gòu)信息,確定半導體芯片的結(jié)構(gòu)參數(shù)。通過本發(fā)明可以獲取每層芯片的版圖結(jié)構(gòu)和芯片縱向的結(jié)構(gòu)參數(shù),為芯片失效分析、結(jié)構(gòu)分析和芯片設計提供技術(shù)參考。
聲明:
“半導體芯片結(jié)構(gòu)參數(shù)分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)