本發(fā)明是有關(guān)于一種三維制程監(jiān)控(PROCESS CONTROL MONITOR;PCM)結(jié)構(gòu)與使用方法,以在集成電路的制程中,進(jìn)行三維集成電路連線的電性測試和失效分析。此方法至少包括:形成第一金屬化層;進(jìn)行第一晶圓允收測試(WAFER ACCEPTANCE TESTING;WAT)步驟以測試第一金屬化層的導(dǎo)通性;形成復(fù)數(shù)個(gè)第一金屬介層窗(VIAS)于第一金屬化層的導(dǎo)電部上,且形成第二金屬化層,第二金屬化層包括有位于第一金屬介層窗上的復(fù)數(shù)個(gè)金屬島,其中此些金屬島是與第一金屬化層電性相通,以形成制程監(jiān)控(PCM)結(jié)構(gòu);以及進(jìn)行第二晶圓允收測試(WAT)步驟,以測試第一金屬化層的導(dǎo)通性。本發(fā)明能夠集成電路導(dǎo)通性缺陷的辨識(shí)和發(fā)現(xiàn),同時(shí)克服現(xiàn)有習(xí)知技藝的其他缺點(diǎn),從而更加適于實(shí)用。
聲明:
“集成電路的連線缺陷的檢測方法與制程監(jiān)控電路結(jié)構(gòu)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)