本申請(qǐng)?zhí)峁┮环N硅通孔的測(cè)試結(jié)構(gòu)及測(cè)試方法，所述測(cè)試結(jié)構(gòu)包括：半導(dǎo)體襯底；至少一種參考測(cè)試單元，位于所述半導(dǎo)體襯底中，用于輸出測(cè)試數(shù)據(jù)，包括參考測(cè)試溝槽電容組以及硅通孔結(jié)構(gòu)，其中所述參考測(cè)試溝槽電容組環(huán)繞所述硅通孔結(jié)構(gòu)分布；基準(zhǔn)測(cè)試單元，位于所述半導(dǎo)體襯底中，用于輸出基準(zhǔn)數(shù)據(jù)，包括基準(zhǔn)測(cè)試溝槽電容組，所述基準(zhǔn)測(cè)試溝槽電容組與所述參考測(cè)試溝槽電容組的結(jié)構(gòu)相同。所述測(cè)試結(jié)構(gòu)及測(cè)試方法可以監(jiān)測(cè)TSV制備中對(duì)介電層產(chǎn)生的工藝影響，通過(guò)測(cè)試襯底和TSV間的電阻、電容和漏電流大小，來(lái)推算TSV隔離層的電性厚度及隔絕能力等性能，有助于制程出現(xiàn)問(wèn)題時(shí)的輔助失效分析。