本發(fā)明涉及一種硅通孔的測(cè)試結(jié)構(gòu),包括:半導(dǎo)體襯底;硅通孔,部分嵌于所述半導(dǎo)體襯底內(nèi);導(dǎo)電材料層,位于所述半導(dǎo)體襯底上方、所述硅通孔的外側(cè)并與所述硅通孔相連接;其中,所述硅通孔以及所述導(dǎo)電材料層構(gòu)成電容測(cè)試結(jié)構(gòu)。本發(fā)明提供了一種晶圓可接受測(cè)試(WAT)的測(cè)試結(jié)構(gòu),用硅通孔,硅通孔隔離層以及
多晶硅來(lái)形成電容結(jié)構(gòu),通過(guò)測(cè)試該電容結(jié)構(gòu)的電容值和電容的漏電,來(lái)(1)推算TSV隔離層的電性厚度,(2)測(cè)試TSV的漏電流大小。所述測(cè)試結(jié)構(gòu)不僅有助于偵測(cè)TSV隔離層的隔絕能力,而且可以幫助出現(xiàn)問(wèn)題時(shí)的PFA(物理失效分析)定位。
聲明:
“硅通孔的測(cè)試結(jié)構(gòu)” 該技術(shù)專(zhuān)利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專(zhuān)利(論文)的發(fā)明人(作者)