本發(fā)明提供了一種集成電路成品測(cè)試有效性的監(jiān)控方法,采取優(yōu)化的日志結(jié)構(gòu)記錄成品測(cè)試的唯一識(shí)別碼與對(duì)應(yīng)的成品測(cè)試結(jié)果,利用唯一識(shí)別碼與對(duì)應(yīng)的成品測(cè)試結(jié)果還原出成品測(cè)試產(chǎn)出的晶圓MAP平面圖,通過(guò)向上溯到晶圓測(cè)試時(shí)的數(shù)據(jù),可保證成品測(cè)試結(jié)果的有效性,還可以還原出失效
芯片位置分布,該監(jiān)控方法能夠用于跟蹤減劃、封裝過(guò)程等工藝的相關(guān)性分析。
聲明:
“集成電路成品測(cè)試有效性的監(jiān)控方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)