本發(fā)明公開(kāi)了一種復(fù)用現(xiàn)有邏輯管腳進(jìn)入測(cè)試模式的方法，芯片邏輯在上電或外部管腳作用下產(chǎn)生內(nèi)部延遲復(fù)位信號(hào)，在延遲窗口內(nèi)，監(jiān)測(cè)邏輯處于工作狀態(tài)，其他邏輯處于復(fù)位狀態(tài)，當(dāng)監(jiān)測(cè)邏輯監(jiān)測(cè)到串行碼流與預(yù)留的測(cè)試碼流KEY相匹配，則測(cè)試模式被鎖定，延遲復(fù)位撤離后繼續(xù)保持測(cè)試模式，當(dāng)監(jiān)測(cè)邏輯監(jiān)測(cè)到串行碼流與預(yù)留的測(cè)試碼流KEY不匹配，則監(jiān)測(cè)邏輯失效，延遲復(fù)位撤離后全部邏輯進(jìn)入正常邏輯模式。本發(fā)明的特點(diǎn)是：復(fù)用現(xiàn)有邏輯管腳，通過(guò)DEBUG管腳進(jìn)入測(cè)試模式，減少芯片管腳封裝，提高管腳利用率，沒(méi)有使用敏感信號(hào)復(fù)位管腳作為時(shí)鐘和數(shù)據(jù)輸入，有效避免影響內(nèi)部正常邏輯，而且通過(guò)檢測(cè)時(shí)間窗口，大幅度降低誤觸發(fā)進(jìn)入測(cè)試模式的概率，保證可靠性。