本發(fā)明提供一種基于測(cè)試向量的測(cè)試系統(tǒng)，實(shí)現(xiàn)對(duì)數(shù)字集成電路的功能測(cè)試，功能測(cè)試主要測(cè)試芯片在一定時(shí)序下的邏輯功能，其基本原理是借助于測(cè)試向量，對(duì)芯片施加激勵(lì)，觀察其響應(yīng)是否和設(shè)想的一致。功能測(cè)試可以覆蓋極高比例邏輯電路的失效模型。該調(diào)試技術(shù)支持單步測(cè)試系統(tǒng)包括兩大部分：運(yùn)行于PC機(jī)的測(cè)試向量文件轉(zhuǎn)換軟件和數(shù)字集成電路芯片測(cè)試機(jī)組成。數(shù)字集成電路芯片測(cè)試機(jī)由CPU+FPGA的架構(gòu)組成，CPU負(fù)責(zé)pattern文件存儲(chǔ)、轉(zhuǎn)換，測(cè)試過(guò)程控制、與主機(jī)通信等功能。pattern控制的邏輯電路由一塊FPGA實(shí)現(xiàn)，F(xiàn)PGA完成波形產(chǎn)生、Pattern？RAM的控制和采樣控制，同時(shí)控制驅(qū)動(dòng)器及比較器以實(shí)現(xiàn)對(duì)被測(cè)對(duì)象的測(cè)試控制。