本發(fā)明公開(kāi)了一種
芯片制造BEOL互連層界面可靠性測(cè)試簡(jiǎn)化結(jié)構(gòu)和工藝。該簡(jiǎn)化結(jié)構(gòu)包括基板、銅凸點(diǎn)、BEOL金屬互連層、芯片、預(yù)制裂紋和納米探針。該測(cè)試工藝主要是對(duì)服役溫度測(cè)試下的簡(jiǎn)化結(jié)構(gòu),將加載方式簡(jiǎn)化為納米探針剪切銅凸點(diǎn),以達(dá)到測(cè)試簡(jiǎn)化結(jié)構(gòu)的互連強(qiáng)度。本發(fā)明解決了現(xiàn)有技術(shù)中難以測(cè)試納米級(jí)別互連結(jié)構(gòu)中的凸點(diǎn)和BEOL金屬互連層界面之間的強(qiáng)度,無(wú)法建立壽命失效準(zhǔn)則、壽命預(yù)測(cè)和可靠性問(wèn)題;能夠有效地提高對(duì)微電子產(chǎn)品進(jìn)行可靠性測(cè)試的效率,簡(jiǎn)化工作流程。
聲明:
“芯片制造BEOL互連層界面可靠性測(cè)試簡(jiǎn)化結(jié)構(gòu)和工藝” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)