本發(fā)明涉及一種嵌入式存儲器的冗余結構，包括：正常數(shù)據(jù)存儲陣列，用于正常情況下的數(shù)據(jù)存儲；冗余存儲陣列，用于替換正常數(shù)據(jù)存儲陣列中的故障列；MBIST控制器，用于控制存儲器的自檢測行為；MBIST地址發(fā)生器，用于產(chǎn)生自檢測狀態(tài)下的存儲器地址；MBIST數(shù)據(jù)發(fā)生器，用于產(chǎn)生自檢測狀態(tài)下的數(shù)據(jù)；MBIST校驗模塊，用于接收原始數(shù)據(jù)和讀出數(shù)據(jù)，并判斷存儲器是否正常；MBIST響應模塊，用于對自檢測結果作出響應，如果存儲器出現(xiàn)異常，則改變存儲器讀寫地址映射關系，否則保持不變。這種結構在65nm以下工藝下有利于提高嵌入式存儲器的自修復率，降低使用中嵌入式存儲器失效的風險，同時不會過多增加產(chǎn)品的硬件開銷。
聲明：
“嵌入式存儲器的冗余結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究，如用于商業(yè)用途，請聯(lián)系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)
987
編輯：管理員
來源：中冶有色技術網(wǎng)
分享 0
舉報 0
收藏 0
反對 0
點贊 0
中冶有色技術平臺
2025年03月21日 ~ 23日 
