本發(fā)明涉及芯片技術(shù)，信息安全等領(lǐng)域，為利用該方法可以提高頂層金屬線走線密度，減小關(guān)鍵區(qū)域的屏蔽線失效面積，增加攻擊者分析電路難度，達(dá)到對于芯片的關(guān)鍵區(qū)域進(jìn)行重點(diǎn)保護(hù)的目的。能有效防止攻擊者通過拍照分析反向工程，F(xiàn)IB等攻擊手段獲取芯片內(nèi)部數(shù)據(jù)，提高芯片關(guān)鍵區(qū)域的安全系數(shù)。為此，本發(fā)明采取的技術(shù)方案是，對重要區(qū)域加強(qiáng)防護(hù)的芯片頂層金屬防護(hù)層布線方法，先依據(jù)實(shí)際芯片大小規(guī)劃布線區(qū)域面積和每個(gè)區(qū)域的防護(hù)水平，將頂層金屬屏蔽層分成幾個(gè)布線區(qū)域；再根據(jù)布線區(qū)域的安全系數(shù)將每個(gè)布線單元進(jìn)行布線填充，每個(gè)區(qū)域中的走線數(shù)量根據(jù)安全等級的上升而遞增。本發(fā)明主要應(yīng)用于芯片設(shè)計(jì)制造場合。