本發(fā)明提出了一種高安全
芯片有源屏蔽物理保護(hù)結(jié)構(gòu)的設(shè)計(jì)方法。芯片有源屏蔽物理保護(hù)結(jié)構(gòu)具有防止高安全芯片受到侵入式攻擊(如被物理篡改或探測(cè))的作用。有源屏蔽線采用單層金屬走線,布滿芯片表面。為了保證下層物理圖形不被攻擊,通常金屬走線采用最小的設(shè)計(jì)規(guī)則。如果全芯片布滿按最小規(guī)則設(shè)計(jì)的圖形,將會(huì)增加由于顆粒沾污導(dǎo)致的芯片電路功能性能失效的可能性。為了減少量產(chǎn)芯片電路失效,通常會(huì)放寬有源屏蔽線的寬度(width)或和間距(spacing)。而放寬有源屏蔽線尺寸又會(huì)降低芯片的安全性。為了解決芯片安全性和量產(chǎn)產(chǎn)品的成品率(yield)之間的矛盾,本文提出了變截距(pitch)的有源屏蔽物理保護(hù)結(jié)構(gòu),實(shí)現(xiàn)芯片產(chǎn)品的安全性和成品率的雙提升。
聲明:
“高安全芯片有源屏蔽物理保護(hù)結(jié)構(gòu)的設(shè)計(jì)方法” 該技術(shù)專(zhuān)利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專(zhuān)利(論文)的發(fā)明人(作者)