權(quán)利要求

1.橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管包括： 襯底，所述襯底由具有第一導(dǎo)電類型的碳化硅材料制成； 第一外延層，所述第一外延層由具有第一導(dǎo)電類型的碳化硅材料制成，所述第一外延層為頂部具有條形梳齒的梳狀結(jié)構(gòu)； 第二外延層，所述第二外延層由具有第一導(dǎo)電類型的硅材料制成，所述第二外延層形成于所述第一外延層上并填充所述第一外延層的梳齒之間的空隙； 具有第二導(dǎo)電類型的漂移區(qū)，形成于所述第二外延層內(nèi)； 具有第一導(dǎo)電類型的體區(qū)，形成于所述第二外延層內(nèi)所述漂移區(qū)兩側(cè)； 源極、漏極、柵極和場(chǎng)板，所述源極形成于所述體區(qū)內(nèi)，所述漏極形成于所述漂移區(qū)內(nèi)，所述場(chǎng)板形成于所述漂移區(qū)表面，所述柵極形成于所述漂移區(qū)和所述體區(qū)表面并覆蓋部分場(chǎng)板。2.根據(jù)權(quán)利要求1所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述第一外延層的梳齒之間的間距與梳齒的高度的比介于1：2~4。 3.根據(jù)權(quán)利要求1所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述第一外延層的梳齒的寬度與高度的比介于1：2~4。 4.根據(jù)權(quán)利要求1所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述第一外延層的梳齒的寬度介于0.3~0.5um。 5.根據(jù)權(quán)利要求1所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述漂移區(qū)的摻雜濃度小于所述第一外延層的摻雜濃度。 6.根據(jù)權(quán)利要求1所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述第一外延層和所述襯底由4H碳化硅材料制成。 7.橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，其特征在于，所述橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法包括： 形成襯底，所述襯底由具有第一導(dǎo)電類型的碳化硅材料制成； 在所述襯底表面形成第一外延層，所述第一外延層由具有第一導(dǎo)電類型的碳化硅材料制成，所述第一外延層為頂部具有條形梳齒的梳狀結(jié)構(gòu)； 形成第二外延層，所述第二外延層由具有第一導(dǎo)電類型的硅材料制成，所述第二外延層形成于所述第一外延層上，并填充所述第一外延層的梳齒之間的空隙； 在所述第二外延層內(nèi)形成具有第二導(dǎo)電類型的漂移區(qū)； 在所述第二外延層內(nèi)所述漂移區(qū)兩側(cè)形成具有第一導(dǎo)電類型的體區(qū)； 形成源極、漏極、柵極和場(chǎng)板，所述源極形成于所述體區(qū)內(nèi)，所述漏極形成于所述漂移區(qū)內(nèi)，所述場(chǎng)板形成于所述漂移區(qū)表面，所述柵極形成于所述漂移區(qū)和所述體區(qū)表面并覆蓋部分場(chǎng)板。 8.根據(jù)權(quán)利要求7所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，其特征在于，所述第一外延層的梳齒之間的間距與梳齒的高度的比介于1：2~4。 9.根據(jù)權(quán)利要求7所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，其特征在于，所述第一外延層的梳齒的寬度與高度的比介于1：2~4。 10.根據(jù)權(quán)利要求7所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，其特征在于，所述第一外延層的梳齒的寬度介于0.3~0.5um。 11.根據(jù)權(quán)利要求7所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，其特征在于，所述漂移區(qū)的摻雜濃度小于所述第一外延層的摻雜濃度。 12.根據(jù)權(quán)利要求7所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，其特征在于，所述第一外延層和所述襯底由4H碳化硅材料制成。 13.芯片，其特征在于，該芯片包括權(quán)利要求1-6中任一項(xiàng)所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管。 14.電路，其特征在于，該電路包括權(quán)利要求1-6中任一項(xiàng)所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管。

說明書

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地，涉及一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法、一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管、一種芯片和一種電路。

背景技術(shù)

橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管（Lateral Double-Diffused MOSFET，LDMOS）作為一種橫向功率器件，其電極均位于器件表面，易于通過內(nèi)部連接實(shí)現(xiàn)與低壓信號(hào)電路以及其它器件的單片集成，同時(shí)又具有耐壓高、增益大、線性度好、效率高、寬帶匹配性能好等優(yōu)點(diǎn)，如今已被廣泛應(yīng)用于功率集成電路中，尤其是低功耗和高頻電路。

現(xiàn)有技術(shù)中，橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管的擊穿電壓較低，且LDMOSFET工作電壓大，工作電流也大，所以功耗大，在LDMOSFET內(nèi)部主要在漂移區(qū)引起發(fā)熱。產(chǎn)生自熱效應(yīng)，引起電子的遷移率下降，導(dǎo)通電流下降，導(dǎo)通電阻增加，器件性能惡化，器件散熱效果較弱，影響器件可靠性。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管的擊穿電壓較低，且器件散熱效果較弱，影響器件性能和可靠性的技術(shù)問題，本發(fā)明提供了一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法、一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管、一種芯片和一種電路，采用該方法制備出的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管能夠承擔(dān)器件的部分表面電壓，提高擊穿電壓，降低器件的溫度，改善器件自熱效應(yīng)，提高器件的性能和可靠性，降低制造成本。

為實(shí)現(xiàn)上述目的，本發(fā)明一方面提供一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，包括：襯底，所述襯底由具有第一導(dǎo)電類型的碳化硅材料制成；第一外延層，所述第一外延層由具有第一導(dǎo)電類型的碳化硅材料制成，所述第一外延層為頂部具有條形梳齒的梳狀結(jié)構(gòu)；第二外延層，所述第二外延層由具有第一導(dǎo)電類型的硅材料制成，所述第二外延層形成于所述第一外延層上并填充所述第一外延層的梳齒之間的空隙；具有第二導(dǎo)電類型的漂移區(qū)，形成于所述第二外延層內(nèi)；具有第一導(dǎo)電類型的體區(qū)，形成于所述第二外延層內(nèi)所述漂移區(qū)兩側(cè)；源極、漏極、柵極和場(chǎng)板，所述源極形成于所述體區(qū)內(nèi)，所述漏極形成于所述漂移區(qū)內(nèi)，所述場(chǎng)板形成于所述漂移區(qū)表面，所述柵極形成于所述漂移區(qū)和所述體區(qū)表面并覆蓋部分場(chǎng)板。

進(jìn)一步地，所述第一外延層的梳齒之間的間距與梳齒的高度的比介于1：2~4。

進(jìn)一步地，所述第一外延層的梳齒的寬度與高度的比介于1：2~4。

進(jìn)一步地，所述第一外延層的梳齒的寬度介于0.3~0.5um。

進(jìn)一步地，所述漂移區(qū)的摻雜濃度小于所述第一外延層的摻雜濃度。

進(jìn)一步地，所述第一外延層和所述襯底由4H碳化硅材料制成。

本發(fā)明第二方面提供一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，所述橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法包括：形成襯底，所述襯底由具有第一導(dǎo)電類型的碳化硅材料制成；在所述襯底表面形成第一外延層，所述第一外延層由具有第一導(dǎo)電類型的碳化硅材料制成，所述第一外延層為頂部具有條形梳齒的梳狀結(jié)構(gòu)；形成第二外延層，所述第二外延層由具有第一導(dǎo)電類型的硅材料制成，所述第二外延層形成于所述第一外延層上，并填充所述第一外延層的梳齒之間的空隙；在所述第二外延層內(nèi)形成具有第二導(dǎo)電類型的漂移區(qū)；在所述第二外延層內(nèi)所述漂移區(qū)兩側(cè)形成具有第一導(dǎo)電類型的體區(qū)；形成源極、漏極、柵極和場(chǎng)板，所述源極形成于所述體區(qū)內(nèi)，所述漏極形成于所述漂移區(qū)內(nèi)，所述場(chǎng)板形成于所述漂移區(qū)表面，所述柵極形成于所述漂移區(qū)和所述體區(qū)表面并覆蓋部分場(chǎng)板。

進(jìn)一步地，所述第一外延層的梳齒之間的間距與梳齒的高度的比介于1：2~4。

進(jìn)一步地，所述第一外延層的梳齒的寬度與高度的比介于1：2~4。

進(jìn)一步地，所述第一外延層的梳齒的寬度介于0.3~0.5um。

進(jìn)一步地，所述漂移區(qū)的摻雜濃度小于所述第一外延層的摻雜濃度。

進(jìn)一步地，所述第一外延層和所述襯底由4H碳化硅材料制成。

本發(fā)明第三方面提供一種芯片，該芯片包括上文所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管。

本發(fā)明第四方面提供一種電路，該電路包括上文所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管。

通過本發(fā)明提供的技術(shù)方案，本發(fā)明至少具有如下技術(shù)效果：

本發(fā)明的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管包括一襯底，襯底由具有第一導(dǎo)電類型的碳化硅材料制成，襯底上形成有第一外延層，第一外延層由具有第一導(dǎo)電類型的碳化硅材料制成，第一外延層為頂部具有條形梳齒的梳狀結(jié)構(gòu)，在第一外延層上形成有第二外延層，且第二外延層填充第一外延層的梳齒之間的空隙，第二外延層由具有第一導(dǎo)電類型的硅材料制成，第二外延層內(nèi)形成有具有第二導(dǎo)電類型的漂移區(qū)，第二外延層內(nèi)漂移區(qū)的兩側(cè)形成有具有第一導(dǎo)電類型的體區(qū)。源極形成于體區(qū)內(nèi)，漏極形成于漂移區(qū)內(nèi)，場(chǎng)板形成于漂移區(qū)表面，柵極形成于漂移區(qū)和體區(qū)表面并覆蓋部分場(chǎng)板。通過本發(fā)明提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，能夠分擔(dān)部分表面電場(chǎng)，提高擊穿電壓，降低器件的溫度，改善器件自熱效應(yīng)，提高器件可靠性，提升器件性能，降低制造成本。

附圖說明

附圖是用來提供對(duì)本發(fā)明實(shí)施例的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的具體實(shí)施方式一起用于解釋本發(fā)明實(shí)施例，但并不構(gòu)成對(duì)本發(fā)明實(shí)施例的限制。在附圖中：

圖1為本發(fā)明實(shí)施例提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法中形成的初始第一外延層的剖面圖；

圖2為本發(fā)明實(shí)施例提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法中形成的第一外延層的剖面圖；

圖3為本發(fā)明實(shí)施例提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法中形成的外延P型硅的剖面圖；

圖4為本發(fā)明實(shí)施例提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法中形成的第二外延層的剖面圖；

圖5為本發(fā)明實(shí)施例提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法中形成的體區(qū)和漂移區(qū)的剖面圖；

圖6為本發(fā)明實(shí)施例提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法中形成的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管的剖面圖；

圖7為本發(fā)明實(shí)施例提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法的流程圖。

附圖標(biāo)記說明

1-襯底；2-初始第一外延層；3-第一外延層；4-第二外延層；5-體區(qū)；6-漂移區(qū)；7-場(chǎng)板；8-柵極；9-源極；10-漏極。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明實(shí)施例的具體實(shí)施方式進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的具體實(shí)施方式僅用于說明和解釋本發(fā)明實(shí)施例，并不用于限制本發(fā)明實(shí)施例。

需要說明的是，在不沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相互組合。

在本發(fā)明中，在未作相反說明的情況下，使用的方位詞如“上、下、頂、底”通常是針對(duì)附圖所示的方向而言的或者是針對(duì)豎直、垂直或重力方向上而言的各部件相互位置關(guān)系描述用詞。

下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。

請(qǐng)參考圖6，本發(fā)明實(shí)施例提供一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，該橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管包括：襯底1，所述襯底1由具有第一導(dǎo)電類型的碳化硅材料制成；第一外延層3，所述第一外延層3由具有第一導(dǎo)電類型的碳化硅材料制成，所述第一外延層3為頂部具有條形梳齒的梳狀結(jié)構(gòu)；第二外延層4，所述第二外延層4由具有第一導(dǎo)電類型的硅材料制成，所述第二外延層4形成于所述第一外延層3上并填充所述第一外延層3的梳齒之間的空隙；具有第二導(dǎo)電類型的漂移區(qū)6，形成于所述第二外延層4內(nèi)；具有第一導(dǎo)電類型的體區(qū)5，形成于所述第二外延層4內(nèi)所述漂移區(qū)6兩側(cè)；源極9、漏極10、柵極8和場(chǎng)板7，所述源極9形成于所述體區(qū)5內(nèi)，所述漏極10形成于所述漂移區(qū)6內(nèi)，所述場(chǎng)板7形成于所述漂移區(qū)6表面，所述柵極8形成于所述漂移區(qū)6和所述體區(qū)5表面并覆蓋部分場(chǎng)板7。

具體地，本發(fā)明實(shí)施方式中，橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管包括襯底1，襯底1由具有第一導(dǎo)電類型的碳化硅材料制成，在襯底1上形成有第一外延層3，第一外延層3由具有第一導(dǎo)電類型的碳化硅材料制成，第一外延層3為頂部具有條形梳齒的梳狀結(jié)構(gòu)。在第一外延層3上形成有第二外延層4，且第二外延層4填充第一外延層3的梳齒之間的空隙，第二外延層4由具有第一導(dǎo)電類型的硅材料制成。第一外延層3和第二外延層4構(gòu)成異質(zhì)結(jié)，能夠分擔(dān)器件表面的部分電場(chǎng)，提高擊穿電壓，而且第一外延層3的頂部梳齒狀構(gòu)型能夠增加與第二外延層4的結(jié)面積，進(jìn)一步減小表面電場(chǎng)。避免了襯底1內(nèi)高壓阱區(qū)的制作，降低制作難度，減少生產(chǎn)成本。碳化硅材料熱導(dǎo)率為4.9M/（cm·k），遠(yuǎn)高于硅的導(dǎo)熱率1.4M/（cm·k），散熱效果要好于硅，且梳狀的第一外延層3能夠增加與第二外延層4的接觸面積，更有利于器件散熱，改善器件的自熱效應(yīng)，提高器件的導(dǎo)通電流，減小導(dǎo)通電阻，提高器件可靠性，有效改善器件性能。

具有第二導(dǎo)電類型的漂移區(qū)6形成于第二外延層4內(nèi)，具有第一導(dǎo)電類型的體區(qū)5形成于第二外延層4內(nèi)漂移區(qū)6的兩側(cè)，源極9形成于體區(qū)5內(nèi)，漏極10形成于漂移區(qū)6內(nèi)，場(chǎng)板7形成于漂移區(qū)6表面，柵極8形成于漂移區(qū)6和體區(qū)5表面并覆蓋部分場(chǎng)板7。

根據(jù)本發(fā)明提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，能夠降低器件表面電場(chǎng)，降低導(dǎo)通電阻，提高擊穿電壓，快速降低器件的溫度，改善自熱效應(yīng)，提高器件可靠性，提升器件性能，避免高壓阱區(qū)的制作，降低制作難度，減少生產(chǎn)成本。

進(jìn)一步地，所述第一外延層3的梳齒之間的間距與梳齒的高度的比介于1：2~4。

具體地，本發(fā)明實(shí)施方式中，第一外延層3的梳齒之間的間距與梳齒的高度的比介于1：2~4，如果第一外延層3的梳齒之間的間距與梳齒的高度的比過大，則在外延形成第二外延層4時(shí)，會(huì)在梳齒之間形成多個(gè)空洞，影響擊穿電壓；如果間距與梳齒的高度的比較小，則會(huì)影響器件的散熱，降低器件的可靠性。

進(jìn)一步地，所述第一外延層3的梳齒的寬度與高度的比介于1：2~4。

具體地，本發(fā)明實(shí)施方式中，如果上述比例較小，則會(huì)影響器件的散熱，影響器件的性能和可靠性。

進(jìn)一步地，所述第一外延層3的梳齒的寬度介于0.3~0.5um。

具體地，本發(fā)明實(shí)施方式中，第一外延層3的梳齒的寬度介于0.3~0.5um，如果梳齒的寬度較窄，增加了光刻難度和制造成本；如果梳齒的寬度較寬，則會(huì)減少梳齒的數(shù)量，降低器件的散熱效果，影響器件的性能和可靠性。對(duì)應(yīng)的梳齒之間的空隙的寬度介于0.3~0.5um。

進(jìn)一步地，所述漂移區(qū)6的摻雜濃度小于所述第一外延層3的摻雜濃度。

具體地，本發(fā)明實(shí)施方式中，如果漂移區(qū)6的摻雜濃度過大，會(huì)將第一外延層3的碳化硅反型，影響器件的擊穿電壓和散熱效果。

進(jìn)一步地，所述第一外延層3和所述襯底1由4H碳化硅材料制成。

具體地，本發(fā)明實(shí)施方式中，4H碳化硅禁帶寬度為3.25eV，熱導(dǎo)率為4.9M/（cm·k），可以有效提高器件的擊穿電壓，降低器件溫度，提高器件的可靠性。

請(qǐng)參考圖1-7，本發(fā)明第二方面提供一種橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法，所述橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管制作方法包括：S101：形成襯底1，所述襯底1由具有第一導(dǎo)電類型的碳化硅材料制成；S102：在所述襯底1表面形成第一外延層3，所述第一外延層3由具有第一導(dǎo)電類型的碳化硅材料制成，所述第一外延層3為頂部具有條形梳齒的梳狀結(jié)構(gòu)；S103：形成第二外延層4，所述第二外延層4由具有第一導(dǎo)電類型的硅材料制成，所述第二外延層4形成于所述第一外延層3上，并填充所述第一外延層3的梳齒之間的空隙；S104：在所述第二外延層4內(nèi)形成具有第二導(dǎo)電類型的漂移區(qū)6；S105：在所述第二外延層4內(nèi)所述漂移區(qū)6兩側(cè)形成具有第一導(dǎo)電類型的體區(qū)5；S106：形成源極9、漏極10、柵極8和場(chǎng)板7，所述源極9形成于所述體區(qū)5內(nèi)，所述漏極10形成于所述漂移區(qū)6內(nèi)，所述場(chǎng)板7形成于所述漂移區(qū)6表面，所述柵極8形成于所述漂移區(qū)6和所述體區(qū)5表面并覆蓋部分場(chǎng)板7。

首先執(zhí)行步驟S101：形成襯底1，所述襯底1由具有第一導(dǎo)電類型的碳化硅材料制成。

接著執(zhí)行步驟S102：在所述襯底1表面形成第一外延層3，所述第一外延層3由具有第一導(dǎo)電類型的碳化硅材料制成，所述第一外延層3為頂部具有條形梳齒的梳狀結(jié)構(gòu)。

進(jìn)一步地，所述第一外延層3和所述襯底1由4H碳化硅材料制成。

具體地，本發(fā)明實(shí)施方式中提供的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管即能為N型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，也能為P型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管。當(dāng)該橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管為N型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管時(shí)，第一摻雜類型為P型，第二摻雜類型為N型；當(dāng)該橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管為P型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管時(shí)，第一摻雜類型為N型，第二摻雜類型為P型，本發(fā)明對(duì)此不作限制，下文本實(shí)施例中僅以N型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管為例進(jìn)行說明。

本發(fā)明實(shí)施方式中先提供一襯底1，襯底1由P型4H碳化硅材料制成。然后在襯底1表面外延一層P型4H碳化硅，形成初始第一外延層2，干法刻蝕初始第一外延層2，形成第一外延層3，第一外延層3為頂部具有條形梳齒，底部為長(zhǎng)條形的梳狀結(jié)構(gòu)，如圖1所示。

接著執(zhí)行步驟S103：形成第二外延層4，所述第二外延層4由具有第一導(dǎo)電類型的硅材料制成，所述第二外延層4形成于所述第一外延層3上，并填充所述第一外延層3的梳齒之間的空隙。

具體地，本發(fā)明實(shí)施方式中，第二外延層4具有兩種形成方法，第一種：在第一外延層3表面進(jìn)行選擇性外延，填充P型硅材料，P型硅材料至少填滿第一外延層3的梳齒之間的空隙，然后利用化學(xué)機(jī)械拋光磨平P型硅材料的上表面，如圖3所示。再在P型硅材料的表面粘接一個(gè)P型硅晶圓，形成圖4所示的第二外延層4。

第二種方法：在第一外延層3表面進(jìn)行選擇性外延，填充P型硅材料，P型硅材料填滿第一外延層3的梳齒之間的空隙，并具有一定厚度，然后利用化學(xué)機(jī)械拋光磨平P型硅材料的上表面，形成圖4所示的第二外延層4。

接著執(zhí)行步驟S104：在所述第二外延層4內(nèi)形成具有第二導(dǎo)電類型的漂移區(qū)6。

接著執(zhí)行步驟S105：在所述第二外延層4內(nèi)所述漂移區(qū)6兩側(cè)形成具有第一導(dǎo)電類型的體區(qū)5。

具體地，本發(fā)明實(shí)施方式中，在第二外延層4表面形成光刻膠，并對(duì)光刻膠進(jìn)行刻蝕，形成注入窗口，通過該注入窗口進(jìn)行N離子注入，去除光刻膠。再在第二外延層4表面形成光刻膠，并對(duì)光刻膠進(jìn)行刻蝕，形成注入窗口，通過該注入窗口進(jìn)行P離子注入，去除光刻膠。高溫推進(jìn)，形成漂移區(qū)6和體區(qū)5，漂移區(qū)6形成于第二外延層4內(nèi)，體區(qū)5形成于第二外延層4內(nèi)漂移區(qū)6的兩側(cè)。

最后執(zhí)行步驟S106：形成源極9、漏極10、柵極8和場(chǎng)板7，所述源極形成于所述體區(qū)5內(nèi)，所述漏極10形成于所述漂移區(qū)6內(nèi)，所述場(chǎng)板7形成于所述漂移區(qū)6表面，所述柵極8形成于所述漂移區(qū)6和所述體區(qū)5表面并覆蓋部分場(chǎng)板7。

具體地，本發(fā)明實(shí)施方式中，通過化學(xué)氣相沉積在漂移區(qū)6表面形成場(chǎng)板7。形成柵極8，柵極8的多晶硅覆蓋部分場(chǎng)板7，然后通過N +離子注入在體區(qū)5內(nèi)形成源極9，通過P +離子注入在漂移區(qū)6內(nèi)形成漏極10，如圖6所示。

進(jìn)一步地，所述第一外延層3的梳齒之間的間距與梳齒的高度的比介于1：2~4。

進(jìn)一步地，所述第一外延層3的梳齒的寬度與高度的比介于1：2~4。

進(jìn)一步地，所述第一外延層3的梳齒的寬度介于0.3~0.5um。

進(jìn)一步地，所述漂移區(qū)6的摻雜濃度小于所述第一外延層3的摻雜濃度。

本發(fā)明第三方面提供一種芯片，該芯片包括上文所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管。

本發(fā)明第四方面提供一種電路，該電路包括上文所述的橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管。

以上結(jié)合附圖詳細(xì)描述了本發(fā)明的優(yōu)選實(shí)施方式，但是，本發(fā)明并不限于上述實(shí)施方式中的具體細(xì)節(jié)，在本發(fā)明的技術(shù)構(gòu)思范圍內(nèi)，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行多種簡(jiǎn)單變型，這些簡(jiǎn)單變型均屬于本發(fā)明的保護(hù)范圍。

另外需要說明的是，在上述具體實(shí)施方式中所描述的各個(gè)具體技術(shù)特征，在不矛盾的情況下，可以通過任何合適的方式進(jìn)行組合，為了避免不必要的重復(fù)，本發(fā)明對(duì)各種可能的組合方式不再另行說明。

此外，本發(fā)明的各種不同的實(shí)施方式之間也可以進(jìn)行任意組合，只要其不違背本發(fā)明的思想，其同樣應(yīng)當(dāng)視為本發(fā)明所公開的內(nèi)容。

橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管、制作方法、芯片及電路.pdf