本申請(qǐng)公開了一種
芯片的地址測(cè)試方法及芯片的失效分析方法。該芯片包括沿字線和位線的方向排列的多個(gè)比特位,該方法包括:對(duì)芯片中的部分比特位進(jìn)行標(biāo)記以形成標(biāo)記點(diǎn),并獲得標(biāo)記點(diǎn)的電性地址和物理地址;對(duì)芯片進(jìn)行失效測(cè)試以獲得芯片中雙比特位失效點(diǎn)的電性地址,雙比特位失效點(diǎn)由在字線或位線的方向上相連的兩個(gè)失效的比特位組成,并將雙比特位失效點(diǎn)中兩個(gè)比特位的電性地址的差值的絕對(duì)值作為雙比特位失效點(diǎn)的電性地址差值;根據(jù)雙比特位失效點(diǎn)的電性地址差值獲取芯片中各比特位的電性地址的排列范圍;將芯片中各比特位的電性地址的排列范圍與標(biāo)記點(diǎn)的電性地址進(jìn)行對(duì)照。該方法能夠準(zhǔn)確分析出芯片中物理地址和電性地址的對(duì)應(yīng)關(guān)系。
聲明:
“芯片的地址測(cè)試方法及芯片的失效分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)