本發(fā)明公開一種提高絕緣體擊穿電壓失效分析效率的測(cè)試結(jié)構(gòu),包括:若干并聯(lián)電容,每一個(gè)電容的上極板均通過第一接線連接第一金屬墊,每一個(gè)電容的下極板均通過第二接線連接第二金屬墊,其特征在于,還包括:第三金屬墊,通過第三接線連接所述第二接線;第四金屬墊,通過第四接線連接所述第一接線。本發(fā)明的優(yōu)點(diǎn)是:采用新的測(cè)試結(jié)構(gòu)后,對(duì)測(cè)試結(jié)果沒有影響,同時(shí)在失效分析時(shí)也能保證絕大部分樣品能找到失效位置。
聲明:
“提高絕緣體擊穿電壓失效分析效率的測(cè)試結(jié)構(gòu)及使用方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)