本發(fā)明涉及集成電路的失效分析技術(shù)領(lǐng)域,且公開了一種三維存儲器失效分析樣品制備方法,包括以下步驟:步驟一、對封裝進(jìn)行電測試,根據(jù)電測試結(jié)果確認(rèn)失效位置,并記錄下失效的log,使用封裝開封技術(shù)去除待分析
芯片上方的塑封料(EMC)及芯片。本發(fā)明利用實(shí)時(shí)圖像采集及拼接技術(shù),將真實(shí)芯片與設(shè)計(jì)圖紙進(jìn)行比對,并進(jìn)行位置修正,確定失效精確位置后,縮小目標(biāo)區(qū)域,通過階梯開口方式,精確掌握垂直層數(shù),最終實(shí)現(xiàn)快速定位及分析,通過對實(shí)際芯片的位置修正和定位,能夠更準(zhǔn)確及快速的實(shí)現(xiàn)失效位置確定,大大縮減了誤判的發(fā)生率,并且由于定位準(zhǔn)確,失效目標(biāo)區(qū)域可以盡可能縮小,提高了分析操作效率。
聲明:
“三維存儲器失效分析樣品制備方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)