一種用于評估集成電路的制造工藝的試驗載體,該載體用所設置的庫驅動元件的更高效率的空間布局產(chǎn)生實施許多互連的電路,這些互連可以在制造工藝的最小設計參數(shù)下設計。這些元件可以設置成作為環(huán)振蕩器工作,提高允許更高的頻率電路試驗的試驗模塊的有效電路頻率,以及縮短用于進行壽命循環(huán)試驗的時間。明顯地對元件進行標記,并結合電隔離錯誤易發(fā)的電路節(jié)段使缺陷的識別的效率更高許多試驗方法的可獲得使根致失效的定位更快捷,進一步改進了制造工藝。
聲明:
“用于可靠性試驗的速度老化能力的帶有自我試驗的成品率增強的失效分析載體” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)