本發(fā)明提供一種存儲器自動檢錯和容錯電路,包括自激勵產(chǎn)生測試單元、錯誤地址判斷單元、失效地址映射存儲單元、地址譯碼選擇單元和備份存儲單元。自激勵產(chǎn)生測試單元在
芯片上電時自動測試主存儲單元產(chǎn)生數(shù)據(jù)結(jié)果,錯誤地址判斷單元根據(jù)數(shù)據(jù)結(jié)果確定主存儲單元中的失效地址,失效地址映射存儲單元存儲失效地址及失效地址和備份存儲單元地址的映射關(guān)系。當(dāng)發(fā)起訪問請求時地址譯碼選擇單元判斷訪問地址與失效地址映射存儲單元存儲的失效地址一致時確定失效地址和備份存儲單元地址的映射關(guān)系,把訪問指向備份存儲單元中對應(yīng)失效地址的備份存儲地址。本發(fā)明還提供一種相應(yīng)的方法,利用本發(fā)明實現(xiàn)芯片對存儲器損壞的自檢測和自動容錯機制。
聲明:
“存儲器自動檢錯和容錯電路及控制方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)