本申請(qǐng)實(shí)施例提供一種字線電阻測試方法、裝置、設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品，該字線電阻測試方法包括：向與待測試字線連接的存儲(chǔ)單元中寫入第一數(shù)據(jù)，并在所述待測試字線激活預(yù)設(shè)時(shí)間后，讀取所述存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)，其中，所述預(yù)設(shè)時(shí)間小于所述存儲(chǔ)單元對(duì)應(yīng)的標(biāo)準(zhǔn)行地址激活時(shí)間；根據(jù)所述存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)，確定所述待測試字線的電阻是否合格。在向存儲(chǔ)單元寫入數(shù)據(jù)后，通過較短的行地址激活有效時(shí)間進(jìn)行存儲(chǔ)數(shù)據(jù)的讀取，基于所讀取的數(shù)據(jù)與所寫入數(shù)據(jù)是否一致，實(shí)現(xiàn)對(duì)字線電阻的測試，測試成本低、準(zhǔn)確度高，通過字線電阻測試，有效避免了DRAM因字線電阻偏大而導(dǎo)致讀寫失效。