本發(fā)明公開了一種擾碼驗(yàn)證方法,針對(duì)存儲(chǔ)器
芯片的失效分析,包含:第一步,找出存儲(chǔ)器芯片設(shè)計(jì)版圖上存儲(chǔ)區(qū)冗余的行和/或列;第二步,針對(duì)找出的冗余的行和/或列上,將任意指定物理地址的單元位進(jìn)行技術(shù)處理使之失效,記錄該失效的物理地址;第三步,進(jìn)行電學(xué)測(cè)試分析,將冗余行和/或列內(nèi)電學(xué)測(cè)試失效的單元通過邏輯運(yùn)算公式得出其物理地址;若與記錄的失效物理地址比對(duì)一致,則驗(yàn)證成功。本發(fā)明所述的擾碼驗(yàn)證方法,無需通過物理手段破壞晶圓,任意在測(cè)芯片均可實(shí)時(shí)驗(yàn)證,能大大縮短測(cè)試周期。 1
聲明:
“擾碼驗(yàn)證方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)