本發(fā)明提供一種存儲(chǔ)器測(cè)試裝置及一種存儲(chǔ)器
芯片測(cè)試方法,改變傳統(tǒng)存儲(chǔ)器測(cè)試儀的失效地址存儲(chǔ)器的地址空間和被測(cè)芯片的地址空間一一對(duì)應(yīng)的關(guān)系,將失效地址存儲(chǔ)器的地址空間分割為連續(xù)的存儲(chǔ)記錄單元,每個(gè)存儲(chǔ)記錄單元不再存儲(chǔ)測(cè)試通過(guò)的比特的地址數(shù)據(jù),僅存儲(chǔ)測(cè)試失效比特的地址數(shù)據(jù):存儲(chǔ)失效比特所在同測(cè)接觸的標(biāo)識(shí)地址、失效比特所在芯片在其所在同測(cè)接觸內(nèi)的相對(duì)地址、失效比特在其所在芯片內(nèi)的地址信息等,由此在存儲(chǔ)器功能測(cè)試過(guò)程中,實(shí)現(xiàn)了多芯片的失效信息的同時(shí)存儲(chǔ),以及失效地址硬件存儲(chǔ)空間的利用率和測(cè)試速度的大大提高。
聲明:
“存儲(chǔ)器測(cè)試裝置及一種存儲(chǔ)器芯片測(cè)試方法” 該技術(shù)專(zhuān)利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專(zhuān)利(論文)的發(fā)明人(作者)