晶圓研磨方法及晶圓失效分析方法 714     

 0

本發(fā)明涉及一種晶圓研磨方法及晶圓失效分析方法。所述晶圓研磨方法包括如下步驟：提供初始晶圓，位于所述初始晶圓的邊緣的裸芯片中具有測(cè)試地址；形成重組晶圓，使得具有所述測(cè)試地址的裸芯片位于所述重組晶圓的中部；進(jìn)行至少一次如下循環(huán)步驟，所述循環(huán)步驟包括：于所述重組晶圓暴露的當(dāng)前層上形成保護(hù)層，所述保護(hù)層至少位于所述測(cè)試地址上方；研磨所述重組晶圓中未被所述保護(hù)層覆蓋的所述當(dāng)前層；去除所述保護(hù)層和所述保護(hù)層下方殘留的所述當(dāng)前層；判斷所述測(cè)試地址是否暴露，若否，則以暴露的所述下一層作為下一次循環(huán)步驟的當(dāng)前層。本發(fā)明能夠使得測(cè)試地址能夠完整、平坦的暴露，減少甚至是避免了柵極本體的漏電問題。

實(shí)現(xiàn)功能和失效關(guān)聯(lián)的FMEA分析方法和裝置 786     

 0

本發(fā)明涉及產(chǎn)品或過程的失效分析技術(shù)領(lǐng)域，具體涉及一種實(shí)現(xiàn)功能和失效關(guān)聯(lián)的FMEA分析方法，包括如下步驟：輸入上級(jí)要求并界定分析的范圍和目的；創(chuàng)建產(chǎn)品“結(jié)構(gòu)樹”，并生成產(chǎn)品“結(jié)構(gòu)樹”的功能；利用功能失效矩陣識(shí)別功能間的上下級(jí)傳遞關(guān)系并關(guān)聯(lián)，生成功能網(wǎng)；在已識(shí)別的功能關(guān)聯(lián)基礎(chǔ)上識(shí)別失效內(nèi)容并關(guān)聯(lián)，生成失效網(wǎng)；根據(jù)功能和失效關(guān)聯(lián)后完成風(fēng)險(xiǎn)分析和優(yōu)化；輸出基于功能和失效關(guān)聯(lián)的DFMEA結(jié)果。本發(fā)明使得邏輯清晰且操作簡(jiǎn)單。

TSV圓片級(jí)封裝MEMS芯片的失效分析裝置 870     

 0

本實(shí)用新型公開了TSV圓片級(jí)封裝MEMS芯片的失效分析裝置，該裝置由顯微鏡、反光盒和探針系統(tǒng)組成；反光盒由外殼、反光鏡和透明玻璃組成，反光鏡包括兩個(gè)互成90°角的左反光鏡和右反光鏡，左反光鏡和右反光鏡都是鏡面朝上地置于外殼中，左反光鏡和右反光鏡與外殼底面夾角都為45°，透明玻璃覆蓋在外殼頂部開口處；探針系統(tǒng)包括探針、探針臂和探針座，探針通過探針臂與探針座連接，探針上連接導(dǎo)線，導(dǎo)線與測(cè)試裝置或電源連接；反光盒置于顯微鏡的載物臺(tái)上，顯微鏡的物鏡位于反光盒上方。該裝置只需特制一個(gè)反光盒，利用反光盒內(nèi)反光鏡改變光線的方向，不需要背面顯微鏡鏡頭，就可以觀察到MEMS結(jié)構(gòu)的運(yùn)動(dòng)情況，分析MEMS芯片的失效機(jī)理，結(jié)構(gòu)簡(jiǎn)單，效果好。

芯片可持續(xù)失效分析方法 806     

 0

本發(fā)明公開了一種芯片可持續(xù)失效分析方法，包括：1)將對(duì)準(zhǔn)卡(3)套設(shè)于芯片(2)的外部并將所述芯片(2)固定于所述基座(1)；2)將針托架(4)上測(cè)試針的一端設(shè)置于所述芯片(2)的頂部，接著將緩沖框(5)覆蓋所述對(duì)準(zhǔn)卡(3)的頂部以使得所述測(cè)試針、對(duì)準(zhǔn)卡(3)相接觸，然后將所述測(cè)試針的另一端通過連接孔(6)固定于所述基座(1)上；3)將緩沖墊(7)分布于所述緩沖框(5)的兩側(cè)，接著將固定卡(8)設(shè)置于緩沖墊(7)的頂部以使得所述緩沖墊(7)固定于所述基座(1)的頂部。該芯片可持續(xù)失效分析方法能夠重復(fù)地對(duì)芯片進(jìn)行失效分析，同時(shí)成本低。

邏輯芯片漏電失效分析方法 878     

 0

本發(fā)明提供一種邏輯芯片漏電失效分析方法，屬于半導(dǎo)體制造技術(shù)領(lǐng)域，邏輯芯片漏電失效分析方法包括：提供一設(shè)置有至少兩個(gè)柵極結(jié)構(gòu)的晶體管結(jié)構(gòu)的測(cè)量樣品，所述測(cè)量樣品中的晶體管結(jié)構(gòu)存在亮電壓對(duì)比缺陷；通過給一部分的所述柵極結(jié)構(gòu)施加工作電壓，并給剩余部分的所述柵極結(jié)構(gòu)提供0電壓，以對(duì)所述測(cè)量樣品進(jìn)行納米探針電性測(cè)試，從而定位出所述晶體管結(jié)構(gòu)具體的漏電失效位置，實(shí)現(xiàn)了邏輯芯片漏電失效分析時(shí)的精確定位，其有利于找到引起漏電失效問題的真因，從而有利于在制程優(yōu)化時(shí)得到有效的優(yōu)化方法。

軟包鋰離子電池失效分析方法 933     

 0

本發(fā)明的一種軟包鋰離子電池失效分析方法，可解決現(xiàn)有的對(duì)鋰離子電池失效分析方法較為單一，不能充分、全面的說明鋰離子電池的失效機(jī)理的技術(shù)問題。通過記錄電池失效前容量Q0和失效后容量Q1；把電池剪開，重新注入電解液后，抽真空再次封裝，測(cè)試重注液電池容量Q2以及重注液后電池深度放電容量Q3；在充滿惰性氣體下拆解電池，通過原子吸收測(cè)試負(fù)極失效前、后鋰含量分別為Wn0%和Wn1%；在充滿惰性氣體中組裝成正極扣電，測(cè)試失效前、后正極穩(wěn)定克容量分別為C0和C1；根據(jù)上述步驟計(jì)算影響因素容量。本發(fā)明能夠清楚、直觀地得到各個(gè)因素對(duì)鋰離子電池失效的影響，分析其影響失效的主要因素，有針對(duì)性對(duì)電池進(jìn)行改善，有利于提高電池的循環(huán)以及安全性能。

芯片的失效分析方法及系統(tǒng) 844     

 0

本發(fā)明公開了一種芯片的失效分析方法及系統(tǒng)，其中所述芯片的失效分析方法至少包括：提供一失效芯片，在失效芯片上標(biāo)記出失效點(diǎn)的位置；根據(jù)失效點(diǎn)到失效芯片的側(cè)邊的距離，在失效芯片上設(shè)置取樣圖形，使失效點(diǎn)的投影位于取樣圖形的中央；沿著取樣圖形的邊線，分裂失效芯片，獲得失效圖形芯片和多個(gè)輔助圖形芯片；拼接失效圖形芯片和輔助圖形芯片，獲得組合圖形芯片；以及研磨組合圖形芯片，至失效點(diǎn)露出，并通過探針測(cè)試失效芯片的失效區(qū)域。本發(fā)明提供了一種芯片的失效分析方法及系統(tǒng)，能夠提升芯片失效分析的準(zhǔn)確性和分析效率。

失效芯片的分析方法 778     

 0

本發(fā)明公開了一種失效芯片的分析方法，屬于芯片檢測(cè)領(lǐng)域。所述解封方法包括：裁剪部分失效芯片，以減少所述失效芯片上封裝膜的表面積；將所述失效芯片放置于第一酸性溶液內(nèi)，所述第一酸性溶液的溫度為20℃~60℃；所述封裝膜去除后，將所述失效芯片放置于第一有機(jī)溶劑中清洗；將所述失效芯片放置于第二酸性溶液內(nèi)；對(duì)所述第二酸性溶液進(jìn)行加熱，且加熱溫度為50℃~150℃；將所述失效芯片放置于第二有機(jī)溶劑中清洗；以及將所述失效芯片置于顯微鏡下進(jìn)行檢測(cè)。通過本發(fā)明提供的一種失效芯片的分析方法，可提高失效芯片的分析可靠性。

基于大數(shù)據(jù)分析的設(shè)備失效模式診斷特征參量分析方法 868     

 0

本發(fā)明涉及基于大數(shù)據(jù)分析的設(shè)備失效模式診斷特征參量分析方法。本發(fā)明先通過檢驗(yàn)樣本獲得設(shè)備的失效或故障模式，進(jìn)一步通過極大似然估計(jì)后的函數(shù)f對(duì)特征參數(shù)求偏導(dǎo)數(shù)，通過偏導(dǎo)數(shù)絕對(duì)值的大小來判定特定失效或故障模式中不同特征參數(shù)的重要度。即通過對(duì)偏導(dǎo)數(shù)絕對(duì)值進(jìn)行排序，就可以識(shí)別出設(shè)備失效或故障模式的關(guān)鍵特征參量，這為開展設(shè)備的失效或故障模式診斷指明了方向。

TSV圓片級(jí)封裝MEMS芯片的失效分析裝置及其分析方法 868     

 0

本發(fā)明公開了TSV圓片級(jí)封裝MEMS芯片的失效分析裝置及其分析方法，該裝置由顯微鏡、反光盒和探針系統(tǒng)組成；反光盒由外殼、外殼中兩個(gè)互成90°的反光鏡和外殼頂部開口處的透明玻璃組成，反光鏡與外殼底面夾角為45°；探針系統(tǒng)包括探針、探針臂和探針座，探針通過探針臂與探針座連接，探針上連接導(dǎo)線，導(dǎo)線與測(cè)試裝置或電源連接。該裝置利用反光鏡改變光線方向，不需背面鏡頭，就可以用于分析MEMS芯片的失效機(jī)理，結(jié)構(gòu)簡(jiǎn)單，效果好。本發(fā)明的分析方法為：將待分析MEMS芯片放置在透明玻璃上，在壓焊塊上扎上探針；通過導(dǎo)線向MEMS結(jié)構(gòu)輸入激勵(lì)電壓；通過顯微鏡觀察MEMS結(jié)構(gòu)的響應(yīng)判斷MEMS器件的失效機(jī)理。該方法操作簡(jiǎn)單，能夠快速、準(zhǔn)確地對(duì)待分析MEMS芯片進(jìn)行失效分析。

產(chǎn)品失效知識(shí)庫建立方法與失效分析方法、裝置、介質(zhì) 753     

 0

本公開提供了一種產(chǎn)品失效知識(shí)庫建立方法與產(chǎn)品失效分析方法、裝置、設(shè)備、介質(zhì)，屬于計(jì)算機(jī)技術(shù)領(lǐng)域。該產(chǎn)品失效知識(shí)庫建立方法包括：獲取多組失效產(chǎn)品數(shù)據(jù)，包括設(shè)計(jì)數(shù)據(jù)、工藝數(shù)據(jù)與缺陷數(shù)據(jù)；根據(jù)設(shè)計(jì)數(shù)據(jù)和/或工藝數(shù)據(jù)對(duì)失效產(chǎn)品數(shù)據(jù)進(jìn)行聚類，得到多個(gè)失效類別；分別對(duì)各失效類別的缺陷數(shù)據(jù)進(jìn)行隨機(jī)性檢驗(yàn)，以確定失效類別為隨機(jī)失效模式或非隨機(jī)失效模式；對(duì)各非隨機(jī)失效模式的失效產(chǎn)品數(shù)據(jù)進(jìn)行關(guān)聯(lián)規(guī)則挖掘，得到各非隨機(jī)失效模式的失效根因數(shù)據(jù)；根據(jù)各失效類別的隨機(jī)失效模式/非隨機(jī)失效模式分類結(jié)果與各非隨機(jī)失效模式的失效根因數(shù)據(jù)，建立產(chǎn)品失效知識(shí)庫。本公開可以實(shí)現(xiàn)對(duì)未知失效模式的分析，并提高分析效率。

失效分析結(jié)構(gòu)的制備方法及失效分析方法 996     

 0

本發(fā)明涉及一種失效分析結(jié)構(gòu)的制備方法及失效分析方法。失效分析結(jié)構(gòu)的制備方法包括：提供待分析樣品，待分析樣品包括待分析芯片及承載基底，承載基底位于待分析芯片的正面；提供底板；將待分析樣品貼置于底板上，待分析芯片的背面朝向底板；形成防護(hù)層，防護(hù)層至少覆蓋待分析芯片的側(cè)壁；使用腐蝕液去除承載基底。本發(fā)明的失效分析結(jié)構(gòu)的制備方法，在去除承載基底的過程中無需使用到離子刻蝕機(jī)等復(fù)雜設(shè)備，操作方便，且沒有氯氣等腐蝕性氣體的使用，不會(huì)對(duì)待分析芯片造成腐蝕破壞；并且通過形成防護(hù)層至少覆蓋待分析芯片的側(cè)壁，因此去除承載基底的過程中不會(huì)損傷芯片的側(cè)壁，進(jìn)而不會(huì)破壞芯片的信息及定位圖案，以便后續(xù)對(duì)芯片進(jìn)行信息確認(rèn)。

芯片失效分析用測(cè)試裝置 929     

 0

本實(shí)用新型提供一種芯片表面放電的失效分析用測(cè)試裝置，包括基座、夾持件和導(dǎo)電件，夾持件可移動(dòng)的連接在基座上，導(dǎo)電件可旋轉(zhuǎn)的連接在基座上，基座、夾持件和導(dǎo)電件的材料均為導(dǎo)電金屬材料；當(dāng)置于SEM機(jī)臺(tái)的操作臺(tái)上時(shí)，夾持件夾持芯片，芯片通過夾持件分別與基座和導(dǎo)電件電連接，基座和導(dǎo)電件均與操作臺(tái)上的接地端連接，以通過基座在SEM機(jī)臺(tái)的操作臺(tái)上的接地端連接，降低芯片在測(cè)試時(shí)出現(xiàn)的芯片表面放電的問題，導(dǎo)電件可以增加芯片接觸接地端(碳膠)的面積，從而解決了芯片在SEM機(jī)臺(tái)上測(cè)試時(shí)出現(xiàn)的芯片表面放電的問題，該裝置沒有在芯片的四周點(diǎn)碳膠，沒有去除碳膠以及點(diǎn)碳膠的過程，從而減少了在芯片周圍反復(fù)點(diǎn)碳膠所耗費(fèi)的時(shí)間。

測(cè)試設(shè)備、失效分析方法和測(cè)試系統(tǒng) 724     

 0

本公開實(shí)施例提供了一種測(cè)試設(shè)備、失效分析方法和測(cè)試系統(tǒng)，該測(cè)試設(shè)備包括芯片載臺(tái)和用于支撐芯片載臺(tái)的支撐底座，且支撐底座內(nèi)設(shè)置有比較模塊和可調(diào)電阻模塊；其中，芯片載臺(tái)，用于承載被測(cè)芯片；比較模塊，與可調(diào)電阻模塊連接，用于對(duì)被測(cè)芯片中待測(cè)試層的接地電壓與芯片載臺(tái)的接地電壓進(jìn)行比較，根據(jù)比較結(jié)果和可調(diào)電阻模塊對(duì)待測(cè)試層的接地電阻進(jìn)行調(diào)節(jié)，以降低待測(cè)試層的表面荷電效應(yīng)。本公開實(shí)施例能夠降低待測(cè)試層的接地點(diǎn)和芯片載臺(tái)的接地點(diǎn)之間的信號(hào)干擾，改善EBAC的成像效果，使得在對(duì)被測(cè)芯片進(jìn)行失效分析時(shí)，可以快速且準(zhǔn)確地定位失效點(diǎn)。